KB pisze:


Cześć Paweł,

Podział projektu na moduły - oczywiście.

Moduł p.cz. VGA + quadrature sampling processor (czy jak tam to opisują - różnie), 2(4)x 50Ohm in ->,, 16 bit data out + cpu/io + szczegóły, np. zegar referencyjny do dds'ów.

Zastanawiałem się nad tym co ogólnie nazywamy "interfejsem użytkownika" i wydaje mi się, że ponieważ hp8515 nie należy do kategorii urządzeń mobilnych więc tradycyjny laptop będzie jak najbardziej odpowiedni tym bardziej, że graficznie tryb reflection jest wymagający - na przykładzie orginalnego oprogramowania do vna sprowls'a widzę, że jest naprawdę dużo do wykreślania. A im lepiej poznaję to oprogramowanie (chociaż jest w liberty basicu) tym bardziej doceniam matematykę zaszytą tam mimo uproszczeń (i np braku wbudowanego w "kompilator" typu double _Complex) - nie język.

więc optuję raczej za jakimś pcb w frezowanym alu chassis z być może jednym fi3 ledem i interfejsem usb lub ethernet. Jeśli ethernet to wtedy może np. jakiś imx6 i arm Linux koniecznie - ale to nieważne. (teraz)

Prototyp: Dziękuję to bardzo interesująca propozycja,

Elementy: rozumiem, fajnie, że już masz je. Ja zrobiłem mały przegląd co gdzie można kupić i doszedłem do wniosku, że clc5903 nie występuje już u dystrybutorów takich jak mouser czy farnell. lm975.. jest jego następcą (=100% kompatybilny logicznie) więc użyłbym tego, gdybym miał to budować od podstaw.


Zegar samplujący: jestem "za a nawet przeciw", już piszę dlaczego jestem bardziej za obniżeniem zegara niż używaniem wysokich MHz:
Spojrzałem tylko na ilość tap'ów filtru fir i notę BW 2.6kHz @ 65MSPS, ja chciałbym mieć możliwość użycia RBW jak namniejszego z możliwych więc byłbym skłonny zejść nawet na 24MHz, co oznacza pośrednią 6MHz. W swoim domowym vna mam filtr RBW "Krystaly" 0.5kHz @ 10.7M

Fajnie byłoby użyć AD6620 - ten ma więcej ramu =>,, więcej fir tapów ale wymaga innych przetworników A/D, np AD6600, takich, gdzie AGC jest zrealizowane w przetworniku i przetwornik podaje iluś bitową mantysę i 3 bitową exponentę (rssi) a "processor" jest pozbawiony agc - to jest różnica między CLC/LM.

to wszystko układa się w następujący zbiór rozwiązań:

analog devices - mało satysfakcjonujaca dynamika (nie znalazłem nic lepszego niż AD6600) za to RBW z uznaniem,
TI - dynamika ok, czyli co najmniej 120dB do osiągnięcia ale najwęższe RBW takie sobie, chyba nie da się uzsykać nic lepszego niż 500Hz,
klub Keysight, RS, Anritsu - napewno AD ma jakieś ciekawe przetworniki, bo AD6620 został zaprojektowany z 16-to bitową mantysą, tylko dobre ADC są dostępne dla wybranych i odpowiednio bogatych.

Czyli może DDS do zagara samplującego ? + filtr albo dwa filtry i układ "clock recovery" (wariant "samo-biasującej się" bramki not)

A jeśli pośrednia 6MHz to:
czy zrobić ją przez dodatkowe down-mixery ?
czy też odpowiednio sterować vco w hp8515 i generatorem "rf in" tak, żeby samplery produkowały 6MHz p.cz. ?

CLC5903/ LM97593:

Tak, programowanie tego też mnie fascyjnuje tym bardziej, że sporo naczytałem się o korekcji błędów w quadrature sampling więc Twoja propozycja zbudowania prototypu i wypożyczenia mi jest bardzo atrakcyjna, mógłbym praktycznie przećwiczyć wyznacznie Mag, Pha z I,Q z uwzględnieniem wszystkiego co tam jest potrzebne po drodze, żeby to osiągnąć. Dobrze osiągnąć (a nie cośtam-cośtam).

Tak, 14 bitów to więcej niż 12 ale z drugiej strony .. z karty katalogowej LM wynika: "123 dB Dynamic Range with CLC5526", CLC5526 to też już zabytek a LMH6514 ma większe wzmocnienie niż clc5526 więc tym bardziej te 120dB powinno dać się osiągnąć i jest większy margines na różne "niedoskonałości" jak np. plan masy pod filtrami różnicowymi czy inne takie tam np dławiki pręcikowe epcosa vs tdk. oczywiście dławiki pręcikowe mają generalnie wyższy własny rezonans ale kiedy rezonans własny tych ekranowanych jest ciągle ok, to jednak lepiej używać te "ekranowane" - doświadczyłem tego osobiście.

Oprogramowanie AGC w CLC/LM do LMH6514 też będzie wymagało skupienia się na dokumentacji.


Prototyp - podsumowanie:
- wybór pośredniej, czy 20M czy mniej,
- interfejs cyfrowy między clc/lm a cpu być może gold-piny, tak żeby można było pcb cpu zastąpić innym pcb/cpu bez konieczności budowy kolejnego modułu lmh/clc
- cpu: może jakiś stm32 byle byłoby usb, niekoniecznie serii L (32MHz) bo może stwarzać problemy z wysokim zegarem samplującym - np. impulsy rdy.
- stm powinien wypychać I,Q 2x32 bity do aplikacji na PC, odpowiednio konfigurować DDSy, CLC, inne.
przynajmniej tyle na razie.

wydaje mi się, że to powinny być dwa pcb:
#1 opcja: down mixery 20M->,,6M, DDS ?, lmh, clc, <,,- interfejs ->,,
#2 cpu board ->,, usb

mogę pomóc przy projektowaniu pcb. kiedyś kupiłem pełną licencję na eagle (bo był dobry powód i można go uruchomic pod linuksem bez vmwarów czy innych sztuczek) - przyda się ?


Samplery:
To jest bardzo ciekawe - chętnie poczytam/posłucham ale nie potrafię się zgodzić lub niezgodzić


Web gui technologie:
słabo się w tym orientuję. mój log(dystans do programowania sprzętu * Linux userspace * Linux kernel * uBoot Arm) <,,<,,0 a log(dystans web technologie) >,,>,, 0
w skali liniowej .. po prostu przepaść ..
nawet w odwiecznym sporze o wyższość świąt czyli C vs C++ jestem po stronie Torvalds'a. (C)


Wzorce:
Bardzo dziękuję za pomoc. Naprawdę chętnie skorzystam, właśnie kupiłem te m-sma amphenola 901-9895-RFX w TME (nowość !), żeby sobie coś takiego złożyć i użyć współczynników C0..3 wyznaczonych przez autora tego rozwiązania.
L0..3 nie mógł wyznaczyć.

Chcę wstępnie zwryfikować moją implementację kalibracji OSL wg modelu błedu: S = (M - b)/(a - c*M), pod kątem czy jakaś mała pomyłka nie spowodowała kolosalnych błędów wręcz wyników bez sensu.

Ten link - bardzo ciekawy. Nie znałem METAS

Pozdrawiam,
Krzysztof